PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07273648 A

(43) Date of publication of application: 20.10.95

(51) Int. CI

H03L 7/14

H03L 7/10

H04L 7/033

H04L 25/40

(21) Application number: 06061742

(71) Applicant:

NEC CORP NEC MIYAGI LTD

(22) Date of filing: 30.03.94

(72) Inventor:

FUKUNAGA SEIJI

SEKI KENJI

(54) PLL CIRCUIT


(57) Abstract:

PURPOSE: To suppress frequency fluctuation in an output clock signal and phase/ frequency jump by providing a hold-over circuit for feeding back a feedback signal being either a count signal corresponding to a frequency division signal or a count signal corresponding to a hold signal to a phase comparator circuit to the PLL circuit.

CONSTITUTION: The PLL circuit is provided with a phase comparator 1, a low pass filter 2 and a VCO 3 the same as those of a conventional PLL circuit and also a hold-over circuit 5 selecting by switchover either an error signal (c) or a hold signal (f) being an error signal (c) in the normal state to be latched corresponding respectively to the normal state or the intermitted state of an input signal (a), giving the selected signal to the low pass filter 2 as a signal Q and feeding back either an output signal B of a counter 6 or a count signal (g) of a counter 55 corresponding to the hold signal (f) to the phase comparation circuit as a feedback signal (b). Then the hold signal (f) being the error signal (c) just before the interruption of the

input signal is generated and used to control the VCO 3.

COPYRIGHT: (C)1995,JPO



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-273648

(43)公開日 平成7年(1995)10月20日


(51) Int.Cl.6		識別記号	庁内整理番号	FΙ				技術表示箇所
H03L	7/14	Α						
	7/10							
H04L	7/033							
				H03L	7/ 10			
				H04L	7/ 02		В	
			審査請求	未請求 請求項	頁の数2 O]	レ (全 6	頁)	最終頁に続く
(21)出願番号	}	特願平6-61742		(71)出願人	000004237			
					日本電気株	式会社		
(22)出願日		平成6年(1994)3	月30日		東京都港区	芝五丁目 ′	7番1	导
				(71)出願人	000161253			
					宮城日本電	気株式会社	£	
					宮城県黒川郡大和町吉岡宇雷神2番地			
				(72)発明者	福永 誠二			
					東京都港区	芝五丁目 ′	7番1	号 日本電気棋
					式会社内			
				(72)発明者	関 研二			
					宮城県黒川郡大和町吉岡字雷神2番地 宮			
					城日本電気	株式会社の	À	
				(74)代理人	弁理士 京	太 直辯	(外	2名)

(54) 【発明の名称】 PLL回路

(57)【要約】

【目的】入力信号に同期したクロック信号を供給するP LL回路において、上記入力信号の中断時およびこの中 断の復旧時の位相・周波数変動を抑制する。

【構成】入力信号aの正常時および中断時にそれぞれ対 応して誤差信号cと上記中断時直前の正常時の誤差信号 を取込み保持した保持信号 f とのいずれか一方を選択し た信号Qを低域フィルタ2に供給するとともに分周信号 Bと保持信号 f 対応の計数値信号 g とのいずれか一方を 帰還信号bとして位相比較回路1に帰還するホールドオ ーバ回路5を備える。



10

30

2

【特許請求の範囲】

【請求項1】 予め定めた周波数のパルス列から成る入力信号と帰還信号とを位相比較して位相誤差信号を出力する位相比較器と、前記位相誤差信号を平滑化して電圧制御信号を生成する低域フィルタ回路と、前記電圧制御信号に応答して所定の発振周波数の発振信号を出力する電圧制御発振回路と、前記発振信号の供給を受け所定の分周比で分周して前記帰還信号対応の第1の信号を生成する分周回路とを備えるPLL回路において、

1

前記入力信号の正常時および中断時にそれぞれ対応して前記位相誤差信号と前記中断時直前の正常時の位相誤差信号を取込み保持した保持信号とのいずれか一方を選択して前記低域フィルタに供給するとともに前記第1の信号と前記保持信号から生成した第2の信号とのいずれか一方を前記帰還信号として前記位相比較回路に帰還するホールドオーバ回路を備えることを特徴とするPLL回路。

【請求項2】 前記ホールドオーバ回路が前記入力信号の中断を検出し中断信号を発生する中断検出部と、

前記中断信号の供給に応答して制御信号を発生し第1の 比較信号により前記制御信号を停止するコントロール部 と、

前記制御信号の供給に応答して前記位相誤差信号対応の ディジタル化直流電圧である誤差データの保持および保 持した前記誤差データである保持データの読出を行うデ ータ保持部と、

前記誤差データと前記保持データとを比較し前記誤差データと前記保持データとが相互に等しい場合に対応する前記第1の比較信号と前記誤差データの方が大きい場合および小さい場合のそれぞれに対応する第2および第3の比較信号とを出力する比較部と、

前記第2および第3の比較信号の供給に応答してそれぞれアップまたはダウンカウントを行い前記第2の信号対応の第2の計数値信号を発生する予め定めた最大計数値の第2のカウンタと、

前記制御信号の供給に応答して前記位相誤差信号と前記保持データ対応の直流電圧である保持信号とのいずれか一方を選択して前記低域フィルタに供給する選択部と、第1および前記第2の計数値信号が相互に等しいときのみ前記帰還信号を発生するパルス発生部とを備え、

前記分周回路が前記発振信号を計数して前記第1の信号 対応の前記第1の計数値信号を発生する前記最大計数値 と同一の最大計数値の第1のカウンタを備えることを特 徴とする請求項1記載のPLL回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はPLL回路に関し、特に同期伝送方式のディジタル伝送装置などに用いられる受信データのビット同期用のPLL回路に関する。

[0002]

【従来の技術】ディジタル伝送装置などディジタルデータ伝送用の通信装置においては、送信側から伝送されたデータを受信側で正しく受け取るために、まず何等かのビット同期を取る必要がある。この同期方式には、各符号の最初と最後に付加したスタートビットとストップビットとを手掛りにして符号単位で同期を取る調歩同期式とも呼ばれる非同期伝送方式と、データ信号の各ビット間の変化点などを検出して送信側に同期したクロックを受信側で生成する同期方式とがある。テレメータ装置など小規模なデータ伝送の場合を除き、一般には、伝送対率が高い同期伝送方式が用いられる。上記同期伝送方式においては、受信データから、上述の同期用のクロック信号を生成するためにPLL回路が用いられる。

【0003】公知の一般的な第1の従来のPLL回路をブロックで示す図3を参照すると、この従来のPLL回路はパルス列から成る入力信号aと分周器4からの分周信号bとの位相比較を行い誤差信号cを出力する位相比較器1と、誤差信号cの高域成分を除去し平滑化した信号dを出力する低域フィルタ2と、信号dにより周波数が制御されたクロック信号eを発生する電圧制御発振器(VCO)3と、クロック信号eを分周し帰還信号bを出力する分周器4とを備える。

【0004】動作について説明すると、位相比較器1は入力信号aと比較用の帰還信号bとの位相差と比較し位相差に応じた誤差信号cを出力する。低域フィルタ2は誤差信号cの高域成分を除去し平滑化した信号dを生成し、VCO3に供給する。VCO3は信号dの電圧レベルに応答して周波数が制御されたクロック信号eを発生する。このクロック信号eを分周器4で分周し入力信号aと同一周波数の帰還信号bを生成する。この帰還信号bを位相比較器1へ帰還させることにより閉ループを構成し、出力のクロック信号eの周波数の自動調整を行う。

【0005】この従来の第1のPLL回路では、入力信号 a が伝送回線の不調等により中断されると、PLLループが解放されオープンループ状態となり位相ロック制御が不能となるため出力のクロック信号 e の周波数が一定しない不安定状態となる。また入力信号が復旧した場合、PLLループが閉じられ上記不安定状態から再度入力信号 a に対する初期同期動作を行うため、これに伴なってVCO3の周波数が大きく変動する周波数ジャンプを生じクロック信号 e の位相変動が大きくなる。

【0006】この入力信号の中断時における同期外れや入力信号復旧時の周波数ジャンプを防止するため、従来、いくつかの技術が提案されている。

【0007】入力信号復旧時の周波数ジャンプを解決するための特開平4-29001号公報記載の従来の第2のPLL回路は、二重ループ型のPLLを用い、VCOの発振周波数のN/2分周パルスを利用して、入力信号の中断時の上記発振周波数が中心周波数付近となるよう

3

に制御電圧を保持する。

【0008】また、特開昭64-85426号明細書記載の従来の第3のPLL回路は、入力信号が欠落したとき、VCOの出力信号あるいはその分周信号である帰還信号をも欠落させることにより、位相比較器の位相比較動作を停止させ、その時点での誤差信号を制御信号として上記VCOに供給することにより同期外れを防止する。

【0009】さらに、特開昭64-32720号明細書記載の従来の第4のPLL回路は、入力パルスが欠落したとき、その時点からの位相比較器に供給されるVCOからの帰還パルスの数を所定計数値まで計数するとともに上記入力パルスが復帰するまでの間ループフィルタからのVCO制御電圧をホールドし、復帰時の入力パルスの数が上記所定計数値に達すると上記ホールド状態を解除することにより、上記VCOの周波数の大幅な変動を抑圧するとともに復帰後の再ロック時間を短縮する。

[0010]

【発明が解決しようとする課題】上述した従来のPLL 回路は、まず、従来の第1のPLL回路は、入力信号が 中断されると、オープンループ状態となり位相ロック制 御が不能となるため出力クロック信号の周波数が一定し ない不安定状態となるという欠点がある。また、上記入 力信号が復旧したときには、クローズドループの再形成 により上記不安定状態からの初期同期動作を行うため、 これに伴なって上記クロック周波数が大きく変動する周 波数ジャンプを生ずるという欠点がある。

【0011】上記欠点を解消するための従来の第2のP LL回路は、入力信号の中断時にVCOの発振周波数を 周波数制御範囲のほぼ中心値に固定するので、この中心 30 値が復帰時の入力信号周波数とかなり異なる場合には、 上記欠点が解消されない。また、2重ループ型以外の一 般のPLL回路には必ずしも適用できないという欠点が ある

【0012】また、第3の従来のPLL回路は、入力信号の欠落時にはオープンループ状態とし、上記欠落時の制御信号に固定してVCOを制御するので、VCOの発振周波数はこのオープンループ時のVCOやループフィルタの温度特性などに大きく左右されるという欠点がある。また、上記欠落が長時間に及ぶときは第2の従来のPLLと同様に復帰時の入力周波数が必ずしもVCOの周波数と一致しないという欠点が生ずる。

【0013】さらに、第4の従来のPLL回路は、入力信号の欠落時においては帰還パルスの所定計数後の時点の誤差信号を基準としてPLLループを形成しているが、この方法では入力信号の欠落後の帰還パルスのみの期間の間の問波数変化が大きくせいぜい上記欠落時のパルス数が数個程度まで対応可能であり、本発明の目的とする同期伝送方式における受信データからの同期用クロック信号の生成には不適当である。

[0014]

【課題を解決するための手段】本発明のPLL回路は、 予め定めた周波数のパルス列から成る入力信号と帰還信 号とを位相比較して位相誤差信号を出力する位相比較器 と、前記位相誤差信号を平滑化して電圧制御信号を生成 する低域フィルタ回路と、前記電圧制御信号に応答して 所定の発振周波数の発振信号を出力する電圧制御発振回 路と、前記発振信号の供給を受け所定の分周比で分周し て前記帰還信号対応の第1の信号を生成する分周回路と を備えるPLL回路において、前記入力信号の正常時お よび中断時にそれぞれ対応して前記位相誤差信号と前記 中断時直前の正常時の位相誤差信号を取込み保持した保 持信号とのいずれか一方を選択して前記低域フィルタに 供給するとともに前記第1の信号と前記保持信号から生 成した第2の信号とのいずれか一方を前記帰還信号とし て前記位相比較回路に帰還するホールドオーバ回路を備 えて構成されている。

[0015]

【実施例】次に、本発明の実施例を図3と共通の構成要素には共通の参照文字/数字を付してブロックで示す図1を参照すると、この図に示す本実施例のPLL回路は、従来と共通の位相比較器1と、低域フィルタ2と、VCO3とに加えて、入力信号aの正常時および中断時にそれぞれ対応して誤差信号cと保持されていた正常時の誤差信号cである保持信号fとのいずれかを切替えて信号Qとして低域フィルタ2に供給するとともにカウンタ6の出力信号Bと保持信号f対応のカウンタ55の計数信号gとのいずれかを帰還信号bとして位相比較回路に帰還するホールドオーバ回路5と、分周器4の代りに信号eを分周し信号Bを生成する最大計数値Nの分周用のカウンタ6とを備える。

【0016】ホールドオーバ回路5は、入力信号aの中断を検出し中断信号hを発生する中断検出部51と、中断信号hと信号1との供給に応答して制御信号iを発生するコントロール部52と、制御信号iの供給に応答して誤差信号cの保持および保持信号fの読出を行うデータ保持部53と、誤差信号cと保持信号fとを比較して誤差信号cが大きい場合には信号jを信号cが小さい場合には信号kを信号c,fが相互に等しい場合には信号1をそれぞれ出力する比較部54と、信号j,kの供給に応答してそれぞれアップ/ダウンカウントを行い計数値信号gを発生する最大計数値Nのカウンタ55と、制御信号iの供給に応答して誤差信号cと保持信号fとのいずれか一方を選択し切替で信号Qを出力する選択部56と、信号B,gが相互に等しいときのみパルス信号である帰還信号bを発生するパルス発生部57とを備える。

【0017】次に、図1および動作のタイムチャートである図2を参照して本実施例の動作について説明する。図2(a)に示すように、入力信号 a が正常に供給されている時には、位相比較器1の出力の誤差信号 c を選択

部56で選択し信号Qとして低域フィルタ2へ供給す る。低域フィルタはこの信号Qを、前述の従来のPLL と同様に、平滑化し信号dを生成しVCO3を制御す る。VCO3からのクロック信号eは出力信号として出 力されるとともにカウンタ6に供給される。カウンタ6 は信号eをカウントを行いその計数値対応の信号Bを発 生する。このカウンタ6は、通常のバイナリカウンタで あり、最大計数値Nはクロック信号eの周波数を入力信 号a対応の周波数まで分周するときの分周数に等しい。 計数値がN-1に達すると次のクロック信号で初期値に 戻る。一方、カウンタ55は動作を停止しておりその停 止時点における計数値信号gの計数値M(0≤M≤N-1)をパルス発生部57に供給する。パルス発生部57 は信号Bの計数値を信号gの値Mと比較し信号Bの計数 値がMと等しくなるとパルスの帰還信号bを出力する。 したがって、N個のクロック信号eの供給に応答して1 個だけパルス帰還信号bを発生するので、これらカウン タ6とパルス発生部57とで従来のPLLにおける分周 器4と同一の動作を行うことになる。

【0018】図2(b)に示すように、入力信号aが中 断した場合には、中断検出部51は中断検出を行い、中 断信号hをコントロール部52に供給する。コントロー ル部52は中断信号hの供給に応答して制御信号iを選 択部56とデータ保持部53とにそれぞれ供給する。デ ータ保持部53は制御信号iの供給に応答して上記中断 直前の誤差信号cをラッチして保持するとともにこの保 持したデータを読出した保持信号 f を選択部56と比較 部54とにそれぞれ供給する。このようなデータ保持部 53の機能の回路は、誤差信号 c のデューテイ対応の直 流電圧レベルをA/D変換しディジタルデータとして保 30 持するA/D変換器とシフトレジスタとの組合せで実現 できる。選択部56は制御信号iの供給に応答してデー タ保持部53の出力の保持信号fを選択して信号Qとし て低域フィルタ2に供給する。比較部54は保持信号 f のみが供給されもう一方の入力である誤差信号cの供給 が中断しているので信号i、k、および1を発生しな い。したがって、カウンタ55も動作停止状態のままで あり、信号gは上記中断時の計数値Mのままである。そ の結果、パルス発生部57は、正常時と同様に信号Bの 計数値が計数値Mのとき帰還信号bを発生する。

【0019】入力信号 a が復旧した場合には、コントロール部52は比較部54からの信号 c, f が相互に等しいことを示す比較信号1の供給を受けるまで制御信号 i をそのまま維持する。上述のように比較部54は誤差信号 c と保持信号 f とを比較しこれら信号 c, f の相互の大小関係に対応する信号 j, k, および1を発生する。信号 j, k はカウンタ55に供給され、カウンタ55は信号 j, k の供給にそれぞれ応答してアップあるいはダウンカウントし、信号 g の計数値Mを増加あるいは減少させる。ここで、図2(c), (d)にそれぞれ示すよ

6

うに、信号gの計数値がM-1と減少すると、パルス発 生部57は信号Bの計数値がM-1のときに帰還信号b を発生するように、すなわち、クロック信号eの位相が 1パルス分進むように調整する。逆に、信号gの計数値 がM+1と増加するときは、クロック信号eの位相が1 パルス分遅れるように調整する。この結果、位相比較器 1の出力である誤差信号 c が変化する。比較器 5 4 は再 度信号 c. f の相互の比較を行い、新たな信号 i. kを カウンタ55に供給し、カウンタ55はこれら信号j, k対応のアップ/ダウン動作を行い、信号 c, f の相互 が一致して信号」が発生するまで上記位相調整を繰返 す。コントロール部52は信号1の供給に応答して制御 信号iの供給を停止し、選択部56は制御信号iの供給 停止に応答して再度誤差信号 c を選択し信号Qとして低 域フィルタ2に供給する。このように、選択部56は信 号c, fが相互に等しくなってから誤差信号cに切替る ので、VCOの位相変動は生じない。

[0020]

【発明の効果】以上説明したように、本発明のPLL回路は、入力信号の正常時および中断時にそれぞれ対応して位相誤差信号と保持信号とのいずれか一方をVCOの制御信号として選択するとともに分周信号対応の計数信号と上記保持信号対応の計数信号とのいずれか一方を帰還信号として位相比較回路に帰還するホールドオーバ回路を備えることにより、入力信号の中断時には、この中断直前の位相比較器の誤差信号を保持して保持信号を発生しこの保持信号によりVCOを制御することにより出力クロック信号の周波数変動を抑圧するとともに、入力信号の復帰時には、上記誤差信号と上記保持信号とを一致させるよう制御することにより、上記復帰時の出力クロック信号の位相・周波数ジャンプを大幅に抑圧できるという効果がある。

【図面の簡単な説明】

【図1】本発明のPLL回路の一実施例を示すブロック 図である。

【図2】本実施例のPLL回路における動作の一例を示すタイムチャートである。

【図3】従来のPLL回路の一例を示すブロック図である。

40 【符号の説明】


- 1 位相比較器
- 2 低域フィルタ
- 3 VCO
- 4 分周器
- 5 ホールドオーバ回路
- 6,55 カウンタ
- 51 中断検出部
- 52 コントロール部
- 53 データ保持部
- 50 54 比較部


7


5 6 選択部


57 パルス発生部


【図1】














フロントページの続き

 (51) Int.CI.6
 識別記号
 庁内整理番号
 F I

 H 0 4 L
 25/40
 C
 9199-5 K

技術表示箇所